IA siempre activa: cuando la inferencia debe caber en una pila de botón

La inteligencia permanente no es «un LLM pequeño en un teléfono». Es una inferencia capaz de vivir dentro del presupuesto de reposo de un sensor, una cerradura o un dispositivo ponible, y que a veces se mide en microjulios por decisión.

Las NPU de los teléfonos y los modelos VLA de los robots acaparan los titulares. Por debajo se libra una carrera más discreta: la de la IA siempre activa para dispositivos que deben escuchar, observar o percibir durante años con una batería. Es el mundo del TinyML y de los microcontroladores (detección de palabras clave, fragmentos de ECG, detección de presencia, detección de anomalías), donde la inferencia de IA de bajo consumo fracasa si la energía se trata como un asunto secundario.

La primera semana de noviembre de 2026 concentró tres movimientos de fabricantes que ilustran esta pila tecnológica: el compilador anticipado (AOT) heliaAOT 1.0 de Ambiq (9 de noviembre de 2026); la serie nRF71 de Nordic, unos SoC que reúnen wifi, Bluetooth LE, Thread y una NPU integrada en un único chip pensado para funcionar con batería (3 de noviembre de 2026), y la propiedad intelectual (IP) de acelerador cercano a la memoria EAGLE Cognit de INTERA, destinada a cargas TinyML y neuromórficas (26 de octubre de 2026). Junto a ellos, dos prepublicaciones de arXiv (sin revisión por pares) midieron adónde va realmente la energía en placas locales y por qué el recuento de operaciones MAC induce a error en los aceleradores de menos de un vatio.

Este artículo se mantiene en ese régimen de la pila de botón. No es una guía de compra de NPU para teléfonos ni un ensayo sobre la autonomía de los robots.

Qué presupuesto exige realmente lo «siempre activo»

Siempre activo no significa que la radio y el modelo grande funcionen las 24 horas. Suele referirse a una cadena de procesamiento con ciclo de trabajo reducido:

1. Captar de forma continua, con potencias de microvatios a milivatios (micrófono, unidad de medición inercial, PPG, cámara de eventos, radar).
2. Detectar a bajo coste con un clasificador diminuto o una etapa de entrada de impulsos.
3. Despertar una ruta más pesada solo cuando se produce un evento de interés.
4. Enviar resúmenes, no flujos en bruto, cuando hay conectividad.

Si se excede el presupuesto en el paso 2, el dispositivo se agota en semanas. Si se gasta de más en el paso 3, la «IA en el dispositivo» se convierte en una etiqueta de marketing pegada a un aparato enchufado a la red. Por eso los compiladores, las IP cercanas a la memoria y los SoC con baja corriente en reposo importan tanto como los TOPS máximos.

Ambiq heliaAOT 1.0: lo que afirma la empresa sobre los chips Apollo

El 9 de noviembre de 2026, Ambiq anunció heliaAOT 1.0, un compilador de IA anticipado para su ecosistema HELIA. Según Ambiq, la herramienta convierte modelos entrenados en código C optimizado para reducir el tiempo de procesamiento, la energía y la memoria de la inferencia en los dispositivos Apollo, con memoria limitada.

Afirmaciones publicadas por Ambiq (pruebas en Apollo510 frente a LiteRT Micro; según las notas de Ambiq: condiciones equivalentes para cada modelo a 96 MHz, energía medida como energía bruta en la alimentación del microcontrolador por inferencia, mediciones a nivel de modelo y no de autonomía de la batería, y MLPerf Tiny referido a modelos de referencia y no a una presentación oficial a MLPerf):

• Una latencia de inferencia hasta un 76 % menor y una energía por inferencia hasta un 72 % inferior a las de LiteRT Micro.
• Valores máximos de la tabla por grupo de cargas: monitorización de la salud (ECG, PPG, sueño), 76 %, 72 % y 56 % (latencia, energía e imagen del firmware); visión, 61 %, 51 % y 29 %; voz y audio, 52 %, 45 % y 47 %; modelos de referencia de MLPerf Tiny, 36 %, 27 % y 37 %.
• Una compatibilidad más amplia con operadores (65 operadores, además de operaciones personalizadas), rutas FP16 y FP32 sin cuantización entera y, según Ambiq, una inferencia FP32 alrededor de cuatro veces más rápida que la de LiteRT Micro en FP32 en sus pruebas con precisión equivalente.
• La posibilidad de reorientar el código a 15 SoC Apollo cambiando una sola línea de la configuración del compilador; Ambiq afirma que heliaAOT ya está presente en productos fabricados en serie.

Conviene leerlas como afirmaciones del fabricante, útiles para marcar la tendencia y para animar a hacer mediciones propias con herramientas del tipo heliaPROFILER, no como multiplicadores garantizados de la autonomía.

Nordic nRF71: lo que afirma la empresa sobre el wifi con batería y la IA en el dispositivo

El 3 de noviembre de 2026, Nordic Semiconductor anunció la serie nRF71, que reúne en un único SoC wifi de muy bajo consumo, Bluetooth LE, Thread e IA en el dispositivo para productos concebidos para «funcionar durante años con una batería».

Entre las afirmaciones de Nordic figuran:

• Un consumo en reposo hasta 20 veces menor que el de los productos wifi de la generación actual, la serie nRF70.
• Una NPU Axon integrada que ejecuta modelos de aprendizaje automático entre 10 y 17 veces más rápido que el Arm Cortex-M33 a 256 MHz por sí solo (comparación de Nordic), lo que permite detectar palabras clave y anomalías y clasificar imágenes sin un procesador de IA externo.
• Dos radios independientes (wifi y una radio multiprotocolo de 2,4 GHz de la generación nRF54) capaces de recibir de forma simultánea, de modo que el wifi y el Bluetooth LE o Thread no tienen que repartirse el tiempo a ciegas.
• Los primeros componentes, nRF7120 (wifi 6 de doble banda) y nRF7120E (wifi 6E de triple banda con NPU Axon), con 4 MB de memoria no volátil integrada y 1 MB de RAM accesible para el usuario cada uno, se encontraban en fase de muestras con clientes seleccionados en el momento del anuncio.

De nuevo, son cifras de Nordic. Los multiplicadores de consumo en reposo son especialmente sensibles al modo de medición: la promesa de «años con una batería» debe entenderse como un objetivo de diseño que Nordic promociona, y verificarse después con el ciclo de trabajo propio.

INTERA EAGLE Cognit: IP cercana a la memoria para TinyML y SNN

El 26 de octubre de 2026, INTERA lanzó EAGLE Cognit, descrita como una IP de acelerador de IA de muy bajo consumo y cercana a la memoria para su integración en SoC. El planteamiento de INTERA hace hincapié en reducir el movimiento de datos entre memoria y cómputo, el sumidero energético clásico de las redes neuronales pequeñas.

Según el anuncio de INTERA, Cognit ofrece:

• procesamiento matriz-vector configurable;
• precisión numérica de 2 a 32 bits;
• configuraciones escalables con 4 o 16 elementos de procesamiento (con pruebas de arquitectura que llegan a 32);
• compatibilidad nativa con el cómputo disperso y las redes neuronales de impulsos (SNN), además de CNN, FCNN y MLP convencionales;
• un conjunto de herramientas que abarca TensorFlow, Keras y TensorFlow Lite, y rutas neuromórficas mediante una compilación orientada a NIR y MLIR.

Entre las aplicaciones que enumera INTERA figuran la visión neuromórfica, las palabras de activación y los eventos acústicos, los dispositivos ponibles de salud y la detección de caídas, la detección de presencia y la seguridad, el mantenimiento predictivo industrial y la percepción por radar. La nota de lanzamiento no incluye ninguna tabla independiente de julios por inferencia, de modo que Cognit debe citarse como una afirmación de arquitectura (IP cercana a la memoria y preparada para SNN), no como un resultado medido con una pila de botón.

Lo que aportan las prepublicaciones (sin revisión por pares)

Dos prepublicaciones de arXiv recientes (octubre y noviembre de 2026), expresamente sin revisión por pares, ayudan a separar el marketing de la metodología de medición.

Medir la energía de los modelos de visión y lenguaje en placas locales pequeñas (arXiv:2610.20136)

En la prepublicación «Seeing at the Edge», Liao, Kondle, Liu y Gu caracterizan la energía total del sistema, la latencia y el comportamiento térmico de Qwen2-VL-2B (y de su homólogo de texto) en una Raspberry Pi 5 con NPU Hailo-10H frente a una Jetson Orin Nano Super. Al tratarse de una prepublicación, las cifras deben considerarse comunicadas por los autores a la espera de la revisión por pares. Entre sus principales conclusiones:

• En la Pi, descargar el trabajo en la NPU redujo alrededor de dos tercios la energía por token generado del modelo de visión y lenguaje (informan de un 65,5 %, de 1959 a 676 mJ) frente a la ejecución en la CPU de la Pi, con una potencia media menor y sin indicios de limitación térmica en sesiones prolongadas en las que la CPU sí se limitaba.
• Una imagen añade energía fija y energía por token, pero con longitudes de respuesta habituales predomina la decodificación sobre la ingesta de la imagen.
• Las pilas Pi-NPU y Orin-GPU muestran una energía media por token similar en su batería de pruebas, con un punto de cruce dependiente de la longitud en torno a unos 40 tokens de salida en su experimento controlado.

El artículo compara pilas de despliegue (cuantización, runtime y servicio), no silicio en bruto de forma aislada: justo la cautela que necesitan los diseñadores de sistemas siempre activos ante cualquier porcentaje suelto.

TinyML Hits the Memory Wall (arXiv:2611.03392)

Bonazzi, Capogrosso, Magno y sus coautores evalúan diez dispositivos de menos de un vatio con cargas de CNN y de transformadores pequeños. También se trata de una prepublicación sin revisión por pares. Su tesis central: los aceleradores de menos de un vatio que midieron están limitados por la memoria (la latencia sigue a los bytes de pesos y activaciones que se mueven, no al número de MAC), mientras que los microcontroladores sin NPU no lo están. Entre las consecuencias que señalan:

• El recuento de MAC puede ordenar mal los modelos en los aceleradores (por ejemplo, en su tabla, SqueezeNet, con muchas más MAC, termina antes que MobileNetV3 en un Alif E7 gracias a un menor tráfico de memoria).
• La ventaja de una NPU sobre una CPU de la clase Cortex-M85 a 1 GHz depende de la intensidad aritmética (citan aproximadamente 1,4 veces en MCUNetV1 y hasta 8,2 veces en SqueezeNet, de alta intensidad).
• Los aceleradores de su conjunto, medidos en energía por encima del reposo, consumen del orden de 6 a 34 veces menos energía que la ruta con el microcontrolador STM32V8 que midieron, con el Alif E7 y el Sony IMX500 en su frontera de Pareto entre potencia y rendimiento.

Para los equipos de producto, la lección práctica de estas prepublicaciones es: optimizar el tráfico y el reposo, no las MAC de los folletos, cuando la limitación es una pila de botón.

Guía de diseño para IA de la clase pila de botón

1. Separar lo siempre activo de lo ocasional

Asignar a la ruta que puede consumir microvatios de forma continua las palabras de activación, las anomalías sencillas o los filtros de eventos. Supeditar a un despertar los transformadores de visión y las respuestas de LLM de varios segundos. La oleada de anuncios de octubre y noviembre busca sobre todo abaratar ese primer nivel, no sustituir a la nube en los razonamientos pesados.

2. Medir la energía tal como la percibe la batería

Para comparar placas, conviene usar la energía por encima del reposo y las líneas de alimentación de todo el sistema (como defiende la prepublicación de TinyML). Los julios brutos en la alimentación del microcontrolador (el método que declara Ambiq) sirven para comparar configuraciones del compilador, pero no equivalen a la autonomía de la batería. El multiplicador de reposo de Nordic es otra métrica distinta: no deben multiplicarse porcentajes incompatibles.

3. Atacar el movimiento de datos antes que el número de MAC

La IP cercana a la memoria (el argumento de INTERA), la compatibilidad con RNN, LSTM, GRU y SVDF en flujo continuo (la lista de funciones siempre activas de Ambiq) y el comportamiento de los aceleradores limitados por la memoria (la prepublicación) apuntan en la misma dirección: dominan los bytes movidos por decisión. Hay que cuantizar, fusionar operadores, podar activaciones y mantener los pesos en el nivel de memoria adecuado.

4. Combinar con cuidado radio e inferencia

El planteamiento de Nordic para el nRF71 trata precisamente de ofrecer conectividad de clase wifi sin renunciar a las limitaciones de la batería, con una IA integrada en el chip que hace innecesario un acelerador externo. Solo sirve de algo si el firmware no deja la radio wifi en un estado de energía inadecuado mientras la NPU está inactiva.

5. Etiquetar siempre las afirmaciones

• Porcentajes de latencia y energía de Ambiq → afirmaciones de Ambiq en Apollo510 frente a LiteRT Micro.
• Mejoras en reposo y aceleraciones de la NPU de Nordic → afirmaciones de Nordic.
• Cognit de INTERA → afirmaciones del proveedor de IP, sin tabla de julios en la nota de lanzamiento.
• Artículos de arXiv sobre energía → prepublicaciones, que deben citarse como ciencia de la medición preliminar.

Dónde se sitúa esto respecto a la IA en el dispositivo de mayor tamaño

La inferencia con pila de botón y las NPU de los teléfonos comparten vocabulario («en el dispositivo», «NPU», «sin conexión»), pero no presupuestos. Un PC Copilot+ puede gastar vatios durante unos segundos; una cerradura Matter puede disponer de unos pocos milivatios de media a lo largo del día. Los modelos VLA de los robots necesitan bucles cerrados de milisegundos con cámaras y par motor; una pulsera de detección de caídas necesita escuchar su unidad inercial durante días antes de una única clasificación costosa seguida de una alerta. Mezclar esas limitaciones en una misma conversación sobre la lista de materiales es la manera de sobredimensionar el silicio, especificar mal el reposo o lanzar una demostración que solo funciona conectada por USB.

Los anuncios de octubre y noviembre de 2026 resultan útiles precisamente porque se mantienen en el carril de los presupuestos reducidos: compiladores que generan un código C más ajustado para los microcontroladores Apollo, SoC que se niegan a considerar el wifi incompatible con años de autonomía e IP que atacan el movimiento de datos para el TinyML y las redes basadas en eventos. Si se combinan con los hábitos de medición de las prepublicaciones (energía por encima del reposo, tráfico frente a MAC, longitud de decodificación como variable de primer orden), el resultado es un relato de ingeniería y no un eslogan.

Conclusión

La IA siempre activa funciona cuando la inferencia obedece a la misma lógica que un buen presupuesto de firmware de sensor: vigilancia continua y barata, reflexión costosa y ocasional. A finales de octubre y principios de noviembre de 2026, Ambiq lanzó un compilador AOT con fuertes recortes declarados de latencia y energía en microcontroladores de la clase Apollo; Nordic reunió en un SoC pensado para la batería radios multiprotocolo y una NPU Axon con prestaciones declaradas, e INTERA ofreció a los diseñadores de SoC una IP cercana a la memoria y compatible con SNN. Las prepublicaciones sobre la energía de los modelos de visión y lenguaje en el dispositivo y sobre el hardware TinyML de menos de un vatio (de nuevo, sin revisión por pares) refuerzan la idea de que la longitud de la decodificación, el tráfico de memoria y el consumo en reposo deciden quién gana con más frecuencia que el marketing sobre el cómputo máximo.

Si un producto debe despertarse durante años con una pila, hay que diseñar primero para el TinyML y la inferencia de IA de bajo consumo. Las NPU de clase teléfono y los modelos VLA de los robots deben venir después, cuando el nivel siempre activo rinda cuentas honestas de sus julios.

Lecturas relacionadas

• IA en el dispositivo en 2026: NPU, modelos locales y lo que aún necesita la nube
• La nueva pila de ejecución de la IA en el dispositivo
• IA sin conexión: cuando robots y vehículos deben pensar sin la nube

Imágenes: ilustraciones originales creadas para AndBeyond.Tech; no aparecen logotipos ni personas reales.