IA toujours active : quand l’inférence doit tenir sur une pile bouton

L’intelligence permanente n’est pas « un petit LLM sur un téléphone ». C’est une inférence capable de vivre dans le budget de veille d’un capteur, d’une serrure ou d’un objet porté, et qui se mesure parfois en microjoules par décision.

Les NPU des smartphones et les modèles VLA des robots font les gros titres. Une course plus discrète se joue en dessous : celle de l’IA toujours active pour des appareils qui doivent écouter, observer ou ressentir pendant des années sur batterie. C’est l’univers du TinyML et des microcontrôleurs (détection de mots-clés, extraits d’ECG, détection de présence, détection d’anomalies), où l’inférence IA basse consommation échoue dès que l’énergie est traitée comme une considération secondaire.

La première semaine de novembre 2026 a concentré trois annonces de fabricants qui illustrent cette pile technologique : le compilateur anticipé (AOT) heliaAOT 1.0 d’Ambiq (9 novembre 2026), la série nRF71 de Nordic, des SoC qui réunissent Wi-Fi, Bluetooth LE, Thread et un NPU intégré sur une même puce pensée pour fonctionner sur batterie (3 novembre 2026), et la propriété intellectuelle (IP) d’accélérateur proche de la mémoire EAGLE Cognit d’INTERA, destinée aux charges TinyML et neuromorphiques (26 octobre 2026). Parallèlement, deux prépublications arXiv (non évaluées par les pairs) ont mesuré où part réellement l’énergie sur des cartes locales et pourquoi le nombre d’opérations MAC induit en erreur sur les accélérateurs de moins d’un watt.

Cet article reste dans ce régime de la pile bouton. Ce n’est ni un guide d’achat de NPU pour smartphones, ni un essai sur l’autonomie des robots.

Ce que la permanence suppose réellement en matière de budget

« Toujours active » ne signifie pas que la radio et le grand modèle fonctionnent en continu. Il s’agit généralement d’une chaîne de traitement à cycle de fonctionnement réduit :

1. Capter en continu, à des puissances allant du microwatt au milliwatt (microphone, centrale inertielle, PPG, caméra événementielle, radar).
2. Détecter à moindre coût, à l’aide d’un minuscule classifieur ou d’un étage d’entrée à impulsions.
3. Réveiller une chaîne plus lourde uniquement lorsque survient un événement intéressant.
4. Transmettre des synthèses, et non des flux bruts, lorsque la connectivité le permet.

Si le budget de l’étape 2 est dépassé, l’appareil s’éteint en quelques semaines. Si l’étape 3 consomme trop, l’« IA embarquée » devient une simple étiquette marketing collée sur un gadget branché sur secteur. C’est pourquoi les compilateurs, les IP proches de la mémoire et les SoC à faible courant de veille comptent autant que les TOPS de crête.

Ambiq heliaAOT 1.0 : les affirmations de l’entreprise sur les puces Apollo

Le 9 novembre 2026, Ambiq a présenté heliaAOT 1.0, un compilateur d’IA anticipé destiné à son écosystème HELIA. Selon Ambiq, l’outil convertit des modèles entraînés en code C optimisé afin de réduire le temps de traitement, l’énergie et la mémoire nécessaires à l’inférence sur les appareils Apollo, aux ressources mémoire limitées.

Affirmations publiées par Ambiq (tests sur Apollo510 face à LiteRT Micro ; selon les notes d’Ambiq : conditions identiques pour chaque modèle à 96 MHz, énergie mesurée comme énergie brute sur l’alimentation du microcontrôleur par inférence, mesures au niveau du modèle et non de l’autonomie de la batterie, MLPerf Tiny désignant des modèles de référence et non une soumission officielle à MLPerf) :

• Une latence d’inférence jusqu’à 76 % plus faible et une énergie par inférence jusqu’à 72 % inférieure à celles de LiteRT Micro.
• Valeurs maximales du tableau par famille de charges : suivi de santé (ECG, PPG, sommeil) 76 %, 72 % et 56 % (latence, énergie, image du micrologiciel) ; vision 61 %, 51 % et 29 % ; voix et audio 52 %, 45 % et 47 % ; modèles de référence MLPerf Tiny 36 %, 27 % et 37 %.
• Une prise en charge élargie des opérateurs (65 opérateurs, plus des opérations personnalisées), des chaînes FP16 et FP32 sans quantification entière, et, selon Ambiq, une inférence FP32 environ quatre fois plus rapide que celle de LiteRT Micro en FP32 dans ses tests à précision égale.
• Un reciblage sur 15 SoC Apollo moyennant la modification d’une seule ligne de configuration du compilateur ; Ambiq indique qu’heliaAOT équipe déjà des produits fabriqués en série.

Il faut lire ces chiffres comme des affirmations du fabricant, utiles pour indiquer une tendance et inciter à réaliser ses propres mesures avec un outil du type heliaPROFILER, et non comme des multiplicateurs garantis d’autonomie.

Nordic nRF71 : les affirmations de l’entreprise sur le Wi-Fi sur batterie et l’IA embarquée

Le 3 novembre 2026, Nordic Semiconductor a annoncé la série nRF71, qui réunit sur un seul SoC un Wi-Fi à très basse consommation, le Bluetooth LE, Thread et l’IA sur l’appareil, pour des produits censés « fonctionner des années sur batterie ».

Parmi les affirmations de Nordic figurent :

• Une consommation en veille jusqu’à 20 fois inférieure à celle des produits Wi-Fi de la génération actuelle, la série nRF70.
• Un NPU Axon intégré qui exécute les modèles d’apprentissage automatique 10 à 17 fois plus vite que le seul Arm Cortex-M33 cadencé à 256 MHz (comparaison de Nordic), ce qui permet la détection de mots-clés, la détection d’anomalies et la classification d’images sans processeur d’IA externe.
• Deux radios indépendantes (Wi-Fi d’une part, multiprotocole 2,4 GHz de la génération nRF54 d’autre part), capables de recevoir simultanément, de sorte que le Wi-Fi et le Bluetooth LE ou Thread n’ont pas à se partager le temps à l’aveugle.
• Les premiers composants, nRF7120 (Wi-Fi 6 bibande) et nRF7120E (Wi-Fi 6E tribande et NPU Axon), dotés chacun de 4 Mo de mémoire non volatile intégrée et de 1 Mo de RAM accessible à l’utilisateur, étaient en phase d’échantillonnage auprès de clients sélectionnés au moment de l’annonce.

Là encore, ce sont les chiffres de Nordic. Les multiplicateurs de consommation en veille sont particulièrement sensibles au mode de mesure : la promesse de « plusieurs années sur batterie » doit être comprise comme un objectif de conception que Nordic met en avant, à vérifier ensuite sur son propre cycle de fonctionnement.

INTERA EAGLE Cognit : une IP proche de la mémoire pour le TinyML et les SNN

Le 26 octobre 2026, INTERA a lancé EAGLE Cognit, présenté comme une IP d’accélérateur d’IA à très basse consommation, proche de la mémoire, destinée à être intégrée dans des SoC. Le positionnement d’INTERA insiste sur la réduction des transferts de données entre mémoire et calcul, gouffre énergétique classique des petits réseaux de neurones.

Selon l’annonce d’INTERA, Cognit propose :

• un traitement matrice-vecteur configurable ;
• une précision numérique de 2 à 32 bits ;
• des configurations évolutives à 4 ou 16 éléments de traitement (les tests d’architecture allant jusqu’à 32) ;
• la prise en charge native du calcul creux et des réseaux de neurones à impulsions (SNN), ainsi que des CNN, FCNN et MLP classiques ;
• une chaîne d’outils couvrant TensorFlow, Keras et TensorFlow Lite, ainsi que des voies neuromorphiques via une compilation orientée NIR et MLIR.

Parmi les applications visées par INTERA figurent la vision neuromorphique, les mots d’éveil et les événements acoustiques, les objets de santé portés et la détection de chutes, la détection de présence et la sécurité, la maintenance prédictive industrielle et la perception radar. L’annonce ne comporte aucun tableau indépendant de joules par inférence : Cognit doit donc être cité comme une affirmation d’architecture (IP proche de la mémoire et compatible SNN), et non comme un résultat mesuré sur pile bouton.

Ce qu’apportent les prépublications (non évaluées par les pairs)

Deux prépublications arXiv récentes (octobre et novembre 2026), expressément non évaluées par les pairs, aident à distinguer le discours marketing de la méthodologie de mesure.

Mesurer l’énergie des modèles vision-langage sur de petites cartes locales (arXiv:2610.20136)

Dans la prépublication « Seeing at the Edge », Liao, Kondle, Liu et Gu caractérisent l’énergie totale du système, la latence et le comportement thermique de Qwen2-VL-2B (et de son pendant textuel) sur un Raspberry Pi 5 équipé d’un NPU Hailo-10H, comparé à un Jetson Orin Nano Super. S’agissant d’une prépublication, les chiffres doivent être considérés comme déclarés par les auteurs, dans l’attente d’une évaluation par les pairs. Parmi leurs principaux résultats :

• Sur le Pi, le déport vers le NPU a réduit d’environ deux tiers l’énergie par jeton généré du modèle vision-langage (ils font état de 65,5 %, de 1 959 à 676 mJ) par rapport à l’exécution sur le CPU du Pi, avec une puissance moyenne plus faible et aucun signal de bridage thermique lors de sessions prolongées où le CPU, lui, se bridait.
• Une image ajoute une énergie fixe et une énergie par jeton, mais, pour des longueurs de réponse usuelles, le décodage pèse davantage que l’ingestion de l’image.
• Les piles Pi-NPU et Orin-GPU affichent une énergie moyenne par jeton comparable dans leur série de tests, avec un point de bascule dépendant de la longueur, autour d’une quarantaine de jetons de sortie, dans leur expérience contrôlée.

L’article compare des piles de déploiement (quantification, runtime et service), et non du silicium brut pris isolément : c’est précisément la prudence dont les concepteurs de systèmes toujours actifs ont besoin face à tout pourcentage isolé.

TinyML Hits the Memory Wall (arXiv:2611.03392)

Bonazzi, Capogrosso, Magno et leurs coauteurs évaluent dix appareils de moins d’un watt sur des charges de CNN et de petits transformeurs. Il s’agit, là aussi, d’une prépublication non évaluée par les pairs. Leur thèse centrale : les accélérateurs de moins d’un watt qu’ils ont mesurés sont limités par la mémoire (la latence suit le volume d’octets de poids et d’activations déplacés, et non le nombre d’opérations MAC), ce qui n’est pas le cas des microcontrôleurs dépourvus de NPU. Les conséquences qu’ils relèvent :

• Le nombre de MAC peut fausser le classement des modèles sur accélérateur (par exemple, dans leur tableau, SqueezeNet, qui compte beaucoup plus de MAC, s’exécute plus vite que MobileNetV3 sur un Alif E7, grâce à un trafic mémoire moindre).
• L’avantage d’un NPU sur un CPU de la classe Cortex-M85 à 1 GHz dépend de l’intensité arithmétique (ils citent un rapport d’environ 1,4 sur MCUNetV1 et jusqu’à 8,2 sur SqueezeNet, à forte intensité).
• Les accélérateurs de leur échantillon, mesurés en énergie au-dessus du niveau de repos, consomment de l’ordre de 6 à 34 fois moins d’énergie que la solution sur microcontrôleur STM32V8 qu’ils ont testée, l’Alif E7 et le Sony IMX500 se situant sur leur front de Pareto puissance-performance.

Pour les équipes produit, la leçon concrète de ces prépublications est la suivante : optimiser le trafic et la veille, et non les MAC des brochures, lorsque la contrainte est une pile bouton.

Méthode de conception pour une IA de la classe pile bouton

1. Distinguer le permanent de l’occasionnel

Réserver à la chaîne autorisée à consommer en continu quelques microwatts les mots d’éveil, la détection d’anomalies simples ou les filtres d’événements. Conditionner à un réveil les transformeurs de vision et les réponses de LLM de plusieurs secondes. La vague d’annonces d’octobre et de novembre vise surtout à rendre ce premier niveau moins coûteux, et non à remplacer le cloud pour les raisonnements lourds.

2. Mesurer l’énergie comme la batterie la perçoit

Privilégier l’énergie au-dessus du niveau de repos et les mesures sur l’ensemble des alimentations du système pour comparer des cartes (comme le préconise la prépublication TinyML). Les joules bruts mesurés sur l’alimentation du microcontrôleur (la méthode déclarée par Ambiq) sont utiles pour comparer deux réglages de compilateur, mais ne reflètent pas l’autonomie de la batterie. Le multiplicateur de veille de Nordic est encore un autre indicateur : il ne faut pas multiplier entre eux des pourcentages incompatibles.

3. S’attaquer aux transferts de données avant le nombre de MAC

L’IP proche de la mémoire (l’argument d’INTERA), la prise en charge des réseaux RNN, LSTM, GRU et SVDF en flux continu (la liste des fonctions toujours actives d’Ambiq) et le comportement des accélérateurs limités par la mémoire (la prépublication) convergent : ce sont les octets déplacés par décision qui dominent. Il faut quantifier, fusionner les opérateurs, élaguer les activations et conserver les poids dans le bon niveau de mémoire.

4. Associer avec soin radio et inférence

L’argumentaire de Nordic pour le nRF71 porte précisément sur une connectivité de classe Wi-Fi qui ne renonce pas aux contraintes de la batterie, avec une IA intégrée à la puce qui dispense d’un accélérateur externe. Cela n’a d’intérêt que si le micrologiciel ne laisse pas la radio Wi-Fi dans un mauvais état d’alimentation pendant que le NPU est inactif.

5. Toujours étiqueter les affirmations

• Pourcentages de latence et d’énergie d’Ambiq → affirmations d’Ambiq, sur Apollo510 face à LiteRT Micro.
• Gains en veille et accélérations du NPU de Nordic → affirmations de Nordic.
• Cognit d’INTERA → affirmations du fournisseur d’IP, sans tableau de joules dans l’annonce.
• Articles arXiv sur l’énergie → prépublications, à citer comme des travaux de mesure préliminaires.

Comment cela se situe par rapport à l’IA embarquée de plus grande taille

L’inférence sur pile bouton et les NPU des smartphones partagent un vocabulaire (« sur l’appareil », « NPU », « hors ligne »), mais pas les mêmes budgets. Un PC Copilot+ peut dépenser des watts pendant quelques secondes ; une serrure Matter ne dispose parfois que de quelques milliwatts en moyenne sur une journée. Les modèles VLA des robots exigent des boucles fermées de quelques millisecondes, avec caméras et couple moteur ; un bracelet de détection de chutes doit écouter sa centrale inertielle pendant des jours avant une seule classification coûteuse suivie d’une alerte. Mêler ces contraintes dans une même discussion sur la nomenclature, c’est la voie assurée pour surdimensionner le silicium, sous-spécifier la veille ou livrer une démonstration qui ne fonctionne que branchée en USB.

Les annonces d’octobre et de novembre 2026 sont utiles précisément parce qu’elles restent dans le couloir des petits budgets : des compilateurs qui produisent un code C plus resserré pour les microcontrôleurs Apollo, des SoC qui refusent de considérer le Wi-Fi comme incompatible avec des années d’autonomie, et des IP qui s’attaquent aux transferts de données pour le TinyML et les réseaux événementiels. Associées aux habitudes de mesure des prépublications (énergie au-dessus du niveau de repos, trafic plutôt que MAC, longueur de décodage traitée comme une variable de premier ordre), elles composent un récit d’ingénierie, et non un slogan.

En résumé

L’IA toujours active réussit lorsque l’inférence obéit à la même logique qu’un bon budget de micrologiciel de capteur : une vigilance continue et peu coûteuse, une réflexion coûteuse et rare. Fin octobre et début novembre 2026, Ambiq a lancé un compilateur AOT revendiquant d’importantes baisses de latence et d’énergie sur les microcontrôleurs de la classe Apollo ; Nordic a réuni sur un SoC conçu pour la batterie des radios multiprotocoles et un NPU Axon aux performances revendiquées ; INTERA a proposé aux concepteurs de SoC une IP proche de la mémoire, compatible avec les SNN. Les prépublications consacrées à l’énergie des modèles vision-langage sur l’appareil et au matériel TinyML de moins d’un watt (là encore, non évaluées par les pairs) confirment que la longueur de décodage, le trafic mémoire et la consommation au repos départagent les solutions plus souvent que les arguments marketing sur la puissance de calcul maximale.

Si un produit doit se réveiller pendant des années sur une pile, il faut concevoir d’abord pour le TinyML et l’inférence IA basse consommation. Les NPU de la classe smartphone et les modèles VLA des robots ne viennent qu’ensuite, une fois que le niveau toujours actif rend un compte honnête de ses joules.

À lire aussi

• L’IA embarquée en 2026 : NPU, modèles locaux et ce qui exige encore le cloud
• La nouvelle pile d’exécution de l’IA embarquée
• IA hors ligne : quand robots et véhicules doivent penser sans le cloud

Images : illustrations originales créées pour AndBeyond.Tech ; aucun logo ni aucune personne réelle n’y figurent.